## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Kazuei YOSHIOKA, et al.			GAU:		
SERIAL NO:New Application			EXAMINER:		
FILED:	Herewith				
FOR:	MONEY VALIDATING MACHINE				
REQUEST FOR PRIORITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S. §119(e):  Application No.  Date Filed					
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan	<u>APPLICATION N</u> 2003-118202	<u>UMBER</u>		NTH/DAY/YEAR   23, 2003	
Certified copies of the corresponding Convention Application(s)  are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectfully Submitted,		
				BLON, SPIVAK, McCLELLAND, AIER & NEUSTADT, P.C.	
		-	G	mm Worllens	
Customer Number			Marvin J. Spivak Registration No. 24,913		
22850			C. Irvin McClelland		
Tel. (703) 413-3000		В	Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 4月23日

出 願 番 号 Application Number:

人

特願2003-118202

[ST. 10/C]:


[JP2003-118202]

出 願
Applicant(s):

アルゼ株式会社

2004年 4月 6日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

P02-1189

【提出日】

平成15年 4月23日

【あて先】

特許庁長官 殿

【国際特許分類】

G07D 7/00

【発明者】

【住所又は居所】

東京都江東区有明3丁目1番地25

【氏名】

吉岡 一栄

【発明者】

【住所又は居所】

東京都江東区有明3丁目1番地25

【氏名】

富士本 淳

【特許出願人】

【識別番号】

598098526

【氏名又は名称】

アルゼ株式会社

【代理人】

【識別番号】

100106002

【弁理士】

【氏名又は名称】

正林 真之

【手数料の表示】

【予納台帳番号】

058975

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0018505

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 貨幣取扱装置

### 【特許請求の範囲】

【請求項1】 外部から受け入れた貨幣の有効性を判定する貨幣識別部と、 この貨幣識別部によって判定された貨幣を収納する着脱可能な貨幣収納部と、を 含む貨幣取扱装置であって、

前記貨幣識別部は、前記貨幣収納部に対して電力の供給を行うとともにこの貨 幣収納部に対して前記貨幣収納部が収納する貨幣情報信号の送信を行う貨幣識別 制御回路を含み、

この貨幣識別制御回路は前記貨幣収納部との間で2本の電力兼信号線を介して 接続されていることを特徴とする貨幣取扱装置。

【請求項2】 2本の前記電力兼信号線は、前記貨幣識別部、前記貨幣識別 部のそれぞれに設けられた2組の接続端子を介して接続可能である請求項1記載 の貨幣取扱装置。

【請求項3】 前記貨幣識別制御回路は、貨幣情報信号をパルス信号として 出力する識別側通信制御部と、パルス信号に応じて電源の供給停止を行う電源供 給変換部と、を含み、

前記貨幣収納部は、前記電力兼信号線を介して供給される電源を貨幣収納部に 供給する電源供給部と、前記電力兼信号線を介して供給される貨幣情報信号を抽 出する収納側受信部と、貨幣情報信号を受信する収納側通信制御部と、を含む、 請求項1または2記載の貨幣取扱装置。

【請求項4】 前記貨幣収納部は、さらに、前記収納側通信制御部がパルス 信号として出力する収納部情報信号に応じ、前記電力兼信号線から電流の引き込 みを行う電流引き込み部を含み、

前記貨幣識別制御回路は、さらに、前記電力兼信号線の電位が、前記電流引き 込み部の引き込みによるパルス信号を検出する識別側受信部を含む請求項3記載 の貨幣取扱装置。

【請求項 5 】 前記識別側通信制御部が出力する貨幣情報信号は、リターン ・トゥ・ゼロ(RZ)符号形式に変調された信号である請求項4記載の貨幣取扱 装置。

【請求項6】 前記識別側通信制御部は、前記貨幣情報信号を、前記電源供給変換部に対し出力する前にノン・リターン・トゥ・ゼロ(NRZ)符号形式からリターン・トゥ・ゼロ(RZ)符号形式に変調する識別側信号変調手段を含む請求項5記載の貨幣取扱装置。

【請求項7】 前記収納側通信制御部は、前記収納側受信回路から入力した 貨幣情報信号を、リターン・トゥ・ゼロ(RZ)符号形式からノン・リターン・トゥ・ゼロ(NRZ)符号形式に復調する収納側信号復調手段を含む請求項5記載の貨幣取扱装置。

【請求項8】 前記収納側通信制御部が出力する収納部情報信号は、リターン・トゥ・ゼロ(RZ)符号形式に変調された信号である請求項4記載の貨幣取扱装置。

【請求項9】 前記収納側通信制御部は、収納部情報信号を、電源引き込み部に対し出力する前にノン・リターン・トゥ・ゼロ(NRZ)符号形式からリターン・トゥ・ゼロ(RZ)符号形式に変調する収納側信号変調手段を含む請求項8記載の貨幣取扱装置。

【請求項10】 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ(RZ)符号形式からノン・リターン・トゥ・ゼロ(NRZ)符号形式に変調する収納側信号復調手段を含む請求項5記載の貨幣取扱装置。

【請求項11】 前記貨幣収納制御部は、前記接続端子と、前記電源供給部、前記電流引き込み部及び前記収納側受信部と、を仲介し、前記貨幣識別制御回路から前記電力兼信号線を介して供給される電源極性の正規化を行う、電源極性正規化回路を含む請求項3から10いずれか記載の貨幣取扱装置。

【請求項12】 前記貨幣収納部は前記貨幣識別部から離脱した場合に、前 記貨幣識別部とは別の収集装置と接続が可能であり、

当該接続は前記貨幣識別部に設けられた2個の前記接続端子を介してなされる ものであることを特徴とする請求項2から10いずれか記載の貨幣取扱装置。

## 【発明の詳細な説明】

### [0001]

### 【発明の属する技術分野】

本発明は、スロットマシンその他の遊技機あるいは自動販売機等に用いられる貨幣取扱装置に関する。

### [0002]

### 【従来の技術】

従来、遊技機などの貨幣挿入口から送り込まれる貨幣の有効性を判別する貨幣 判別部と、この貨幣識別部が有効と判別し送出してくる貨幣を収納するための貨 幣収納装置とを具備する貨幣取扱装置が知られている。

### [0003]

この貨幣取扱装置においては、貨幣取扱装置本体から貨幣収納部を簡単に取り 外すことができる。そして、貨幣収納部に貨幣がたまった場合には貨幣収納部の みを取り出して貨幣収納部ごと貨幣を運搬することができる。

### [0004]

また、貨幣収納部には、その搬送中等に内部の貨幣が容易に取り出されることのないように、貨幣収納部の貨幣取り出し口に設置されたふたが自動的に施錠されるものがある(特許文献1参照。)。このような貨幣収納部を具備する貨幣取扱装置は、貨幣収納部の貨幣取り出し口のふたを施開錠するための動力源としてモータやソレノイドを用いる。そして、貨幣収納部の機能のための動力源を直接貨幣収納部に設置する場合には、動力源に対し電源を供給する必要があり、この電源は貨幣取扱装置本体と貨幣収納部とに設けられた接続端子を通じて供給される。

#### [0005]

また、貨幣取扱装置においては、貨幣収納部の搬送途中に内部の貨幣が紛失したりすることを後で確認できるようするため、どの種類の貨幣がどれだけの数量収納されているのかといった貨幣識別部からの情報を貨幣収納部に記憶させる場合がある。このような貨幣収納部に収納される貨幣の種類の情報は、通常、貨幣取扱装置本体側の貨幣識別部が貨幣の判別により取得するものであり、そして、貨幣収納部に内蔵された不揮発性のメモリ等に記憶される。従って、このような

情報の信号は、貨幣取扱装置本体と貨幣収納部とに設けられた接続端子を介して 貨幣識別部から貨幣収納部へと供給される。また、記憶された情報は貨幣収納部 に設けられた接続端子を通じて、例えば、貨幣回収の場所に設置されたコンピュ ータ等により読み出されるものである。

### [0006]

このように、貨幣取扱装置の高機能化の要望に応じて、貨幣収納部自体が情報 記憶機能やモータを具備してインテリジェント化するのに従い、通常貨幣取扱装 置本体側との間で電源や信号の送受信を行うために必要な接続用端子の数は増加 して来ている。

## [0007]

### 【特許文献1】

特開平8-123991号公報

### [0008]

### 【発明が解決しようとする課題】

しかしこの一方で、接続端子の増加は、装置全体の信頼性の低下につながりかねないという問題がある。例えば、貨幣取扱装置が取り付けられる遊技機や自動販売機等は、いずれかの端子が故障すれば、貨幣収納部のふたが開かなくなったりというように、貨幣取扱装置全体が使用不能となり、ひいては、遊技機や自動販売機自体までもが使用不能となるものである。これらは信頼性分析の観点からは冗長のない直列システム系を構成するものである。この場合、システム全体の信頼度は、一般的に個々の端子の信頼度に対し乗数として求められ、個々の端子の信頼度が等しい場合には、端子1個当たりの信頼度の個数分の累乗となる。したがって、端子の数の増加は装置全体の信頼度に大きな影響を与える。

### [0009]

ここで、貨幣収納部は、内蔵される貨幣を容易に取り出せない一種の可搬金庫として機能させるべく堅剛な材料で構成され相当の重量を有するものであり、操作者がこれを貨幣取扱装置本体に装着する時に、勢いをつけたり、相当な力で押し込んだりする場合が多い。また、遊技機等においては、貨幣収納部にたまったメダルや現金を頻繁に回収するため、貨幣収納部の端子接点の寿命を他の電子部

品等の信頼性と同様に維持することは容易でない。このように、貨幣収納部の接続端子は貨幣取扱装置における信頼性の観点からはボトルネックとなりがちである。

### [0010]

本発明の目的は、貨幣取扱装置のインテリジェント化を図りつつも、貨幣取扱 装置の故障信頼性の低下を防ぐことにある。

## [0011]

### 【課題を解決するための手段】

本発明は、以上のような問題点に鑑みてなされたものであり、貨幣識別部が有する貨幣識別制御回路と、貨幣収納部が有する貨幣収納制御回路との間の電源及び情報の授受を2本の電力兼信号線を介して行うものである。

### [0012]

より具体的には、本発明は、以下のようなものを提供する。

### [0013]

(1) 外部から受け入れた貨幣の有効性を判定する貨幣識別部と、この貨幣 識別部によって判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣 取扱装置であって、前記貨幣識別部は、前記貨幣収納部に対して電力の供給を行 うとともにこの貨幣収納部に対して前記貨幣収納部が収納する貨幣情報信号の送 信を行う貨幣識別制御回路を含み、この貨幣識別制御回路は前記貨幣収納部との 間で2本の電力兼信号線を介して接続されていることを特徴とする貨幣取扱装置

#### [0014]

(1)の発明によれば、貨幣識別制御回路が前記貨幣収納部に対し電力の供給及び情報信号の送信を行う電力兼信号線は2本にまとめられる。そして貨幣取扱装置の貨幣収納部はこの2本の電力兼信号線を介して電源及び貨幣情報信号を受けることができる。従って、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる線は2組で済む。このことにより、信頼性に一定の限界を有する部品の使用個数を抑えることにより、貨幣取扱装置全体の故障信頼性低下を抑えることができる。

## [0015]

ここで、「貨幣」とは、商品交換の媒介物を意味し、特に本明細書においては 遊技を行うための可搬の媒体である。従って、「貨幣」には、政府等の発行する 紙幣や硬貨のみならず、例えば、特定の遊技場のみで通用するメダルも含まれる

### $[0\ 0\ 1\ 6]$

また、「2本」の電力兼信号線とは、電源及び信号の供給が2本の電気配線により行われることを意味し、例えば、このうちの1本が筐体接地信号として、特別な接続端子やリード線等を用いることなく貨幣収納部筐体と貨幣識別部筐体の接触により電気的に接続され、残る1本だけが接続端子やリード線を用いて接続されるようなものも含むものである。

### $[0\ 0\ 1\ 7]$

また、(1)の発明からは、外部から受け入れた貨幣の有効性を確認する貨幣 識別部と、当該貨幣識別部によって有効と判定された貨幣を収納する着脱可能な 貨幣収納部と、を含む貨幣取扱装置であって、前記貨幣識別部は、前記貨幣収納 部に対して電力の供給を行うとともに当該貨幣収納部に対して前記貨幣収納部が 収納する貨幣情報信号の送信を行う貨幣識別制御回路を含み、当該貨幣識別部は 前記貨幣識別制御回路との間で接続する2本の電力兼信号線を介して電力及び貨 幣情報信号を受ける貨幣収納制御回路を含む、貨幣取扱装置、といった事項も導 かれる。

#### [0018]

(2) 2本の前記電力兼信号線は、前記貨幣識別部、前記貨幣識別部のそれ ぞれに設けられた2組の接続端子を介して接続可能である(1)記載の貨幣取扱 装置。

#### [0019]

(2) の発明によれば、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる電力兼信号線は 2組で済むことから、必要とされる接続端子も2組で済むこととなる。従って、 信頼性に一定の限界を有する接続端子の使用個数を抑えることにより、貨幣取扱 装置全体の故障信頼性低下を抑えることができる。

### [0020]

ここで「2組」とあるのは、上記(1)の「2本」と同様、1組の接続端子を接地して、残りの接続は貨幣収納部筐体と貨幣識別部筐体同士の接触を利用する場合も含むものである。

### $[0\ 0\ 2\ 1]$

(3) 前記貨幣識別制御回路は、貨幣情報信号をパルス信号として出力する 識別側通信制御部と、パルス信号に応じて電源の供給停止を行う電源供給変換部 と、を含み、前記貨幣収納部は、前記電力兼信号線を介して供給される電源を貨 幣収納部に供給する電源供給部と、前記電力兼信号線を介して供給される貨幣情 報信号を抽出する収納側受信部と、貨幣情報信号を受信する収納側通信制御部と 、を含む、(1)または(2)記載の貨幣取扱装置。

### $[0\ 0\ 2\ 2]$

(3) の発明によれば、貨幣取扱装置の貨幣収納部において貨幣識別部から送信される情報は、供給される電源電圧の供給停止パルスとして送信される。従って、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる線は、電力兼信号線として共用としつつも、貨幣収納部における単純な回路構成により、電源成分と信号成分とに容易に分離することが可能となる。

### [0023]

(4) 前記貨幣収納部は、さらに、前記収納側通信制御部がパルス信号として出力する収納部情報信号に応じ、前記電力兼信号線から電流の引き込みを行う電流引き込み部を含み、前記貨幣識別制御回路は、さらに、前記電力兼信号線の電位が、前記電流引き込み部の引き込みによるパルス信号を検出する識別側受信部を含む(3)記載の貨幣取扱装置。

#### [0024]

(4) の発明によれば、貨幣収納制御部が電力兼信号線から電流の引き込みを 行い電力兼信号線の電圧を変化させることにより、貨幣収納部から貨幣識別部へ の方向の信号の送信を行うことができる。このことにより、貨幣取扱装置の貨幣 収納部と貨幣識別部の間の電力兼信号線の数は2本に抑えつつ、貨幣識別部から 貨幣収納部への電源供給、及び貨幣識別部と貨幣収納部との間の双方向通信を電 力兼信号線によって行うことが可能となる。従って、貨幣収納部に高機能な電子 回路を設置した場合にも、その接続端子の数を2組に抑え、貨幣取扱装置全体の 故障信頼性を維持することができる。

### [0025]

(5) 前記識別側通信制御部が出力する貨幣情報信号は、リターン・トゥ・ゼロ (RZ) 符号形式に変調された信号である (4) 記載の貨幣取扱装置。

### [0026]

(5) の発明によれば、識別側通信制御部が出力する貨幣情報信号にRZ符号形式を用いることにより、1又は0の値をとり得る貨幣情報信号が仮に連続した0の値を有した場合であっても、電力兼信号線における電源供給が長時間停止することがない。従って、貨幣収納制御回路においては、安定した電源電圧を得ることが可能となる。

### [0027]

ここで、「ノン・リターン・トゥ・ゼロ(NRZ)」はデータ通信用の符号伝送方式のひとつであり、信号パルスのレベルが、"1"ならHレベル、"0"ならLレベルにあり、単位タイムスロット幅の間に変化しない、非ゼロ復帰符号形式を意味する。これに対して、「リターン・トゥ・ゼロ(RZ)」は1タイムスロットの間でパルスが基準レベルに戻るゼロ復帰符号形式を意味するものである。

#### [0028]

(6) 前記識別側通信制御部は、前記貨幣情報信号を、前記電源供給変換部に対し出力する前にノン・リターン・トゥ・ゼロ(NRZ)符号形式からリターン・トゥ・ゼロ(RZ)符号形式に変調する識別側信号変調手段を含む(5)記載の貨幣取扱装置。

#### [0029]

(6) の発明によれば、識別側通信制御部は貨幣情報信号をRZ符号形式に変調する識別側信号変調手段を含む。従って、変調を行うための特別の回路を設けることなく、信号をRZ符号形式に変調することができる。このことにより、安

価に貨幣収納制御回路に安定した電源電圧を供給することができる。

### [0030]

(7) 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ(RZ)符号形式からノン・リターン・トゥ・ゼロ(NRZ)符号形式に復調する収納側信号復調手段を含む(5)記載の貨幣取扱装置。

## [0031]

(7) の発明によれば、収納側通信制御部は貨幣情報信号をRZ符号形式からNRZに復調する識別側信号復調手段を含む。従って、特別の回路を別途に設けることなく、信号をNRZ符号形式に復調することができる。このことにより、安価に貨幣収納制御回路に安定した電源電圧及び貨幣情報を供給することができる。

### [0032]

(8) 前記収納側通信制御部が出力する収納部情報信号は、リターン・トゥ・ゼロ(RZ)符号形式に変調された信号である(4)記載の貨幣取扱装置。

#### [0033]

(8) の発明によれば、収納側通信制御部が出力する信号にRZ符号形式を用いることにより、1又は0の値をとる信号が仮に連続した0の値を有しても、電力兼信号線における電源供給が長時間ローレベル(Lレベル)になることがない。従って、貨幣収納制御回路において、安定した電源電圧を得ることが可能となる。

#### [0034]

(9) 前記収納側通信制御部は、収納部情報信号を、電源引き込み部に対し 出力する前にノン・リターン・トゥ・ゼロ(NRZ)符号形式からリターン・トゥ・ゼロ(RZ)符号形式に変調する収納側信号変調手段を含む(8)記載の貨 幣取扱装置。

#### [0035]

(9) の発明によれば、収納側通信制御部は信号をRZ符号形式に変調する収納側信号変調手段を含む。従って、変調を行うための特別の回路を設けることな

く、信号をRZ符号形式に変調することができる。このことにより、安価な構成で貨幣収納制御回路に安定した電源電圧を供給することができる。

### [0036]

(10) 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ(RZ)符号形式からノン・リターン・トゥ・ゼロ(NRZ)符号形式に変調する収納側信号復調手段を含む(5)記載の貨幣取扱装置。

### [0037]

(10)の発明によれば、識別側通信制御部は、信号をRZ符号形式からNRZに復調する識別側信号復調手段を含む。従って、特別の回路を別途に設けることなく、信号をNRZ符号形式に復調することができる。このことにより、安価な構成で貨幣収納制御回路に安定した電源電圧及び貨幣情報を供給することができる。

### [0038]

(11) 前記貨幣収納制御部は、前記接続端子と、前記電源供給部、前記電流引き込み部及び前記収納側受信部と、を仲介し、前記貨幣識別制御回路から前記電力兼信号線を介して供給される電源極性の正規化を行う、電源極性正規化回路を含む(3)から(10)いずれか記載の貨幣取扱装置。

### [0039]

(11)の発明によれば、貨幣収納制御部が電源極性の正規化を行うことができる。従って、仮に2本の電力兼信号線を逆に接続した場合でも貨幣収納制御回路は正常に動作することができる。このことは、特に2本の電力兼信号線を介在する接続端子が貨幣収納部の筐体に直接に取り付けられるのではなく、貨幣収納部の筐体から取り出された導線に接続するコネクタによる場合など、2組の端子を反対向きに取り付ける恐れがある場合に有効である。

### [0040]

(12) 前記貨幣収納部は前記貨幣識別部から離脱した場合に、前記貨幣識別部とは別の収集装置と接続が可能であり、当該接続は前記貨幣識別部に設けられた2個の前記接続端子を介してなされるものであることを特徴とする(2)か

ら(10)いずれか記載の貨幣取扱装置。

## [0041]

(12)の発明によれば、貨幣収納部に収納・蓄積された貨幣が回収される場合に、貨幣収納部は貨幣識別部から離脱して収集装置と接続する。そして、収集装置は貨幣収納部に電源や信号を送って貨幣収納部のふたの鍵を開錠したり、貨幣収納部に記憶された貨幣情報の信号を貨幣収納部から受信したりする。このとき、収集装置と貨幣収納部との接続は、貨幣収納部に設けられ貨幣識別部との接続に用いられた2個の接続端子を介して、2本の電源兼信号線により行われる。このように、貨幣収納部が収集装置と接続するための接続端子は、貨幣収納部が貨幣識別部と接続するための接続端子と兼用することが可能となる。したがって、貨幣収納部は収集装置と接続するための接続端子の増加なしに、貨幣取扱装置外の収集装置と接続することができる。このように、貨幣収納部が備える外部との接続端子の数を2組に抑え、貨幣取扱装置全体の故障信頼性を維持することができるのである。

### [0042]

### 【発明の実施の形態】

以下に、本発明の実施形態について図面に基づいて説明する。なお、本実施形態は、本発明を紙幣取扱装置に適用した実施例により説明する。

#### [0043]

### [紙幣取扱装置]

紙幣取扱装置11の概略を示す図を図1に示す。

#### $[0\ 0\ 4\ 4\ ]$

紙幣取扱装置11は、紙幣の有効性を確認する紙幣識別部13と、多数の紙幣 を積み重ねて収納する紙幣収納部15を格納する本体部17と、から構成される 。紙幣収納部15は、紙幣取扱装置11の本体部17に対して着脱可能である。

#### [0045]

次に、紙幣取扱装置11から紙幣収納部15を取り出した状態における紙幣取扱装置11の概略を図2に示す。

### [0046]

紙幣収納部15には、運搬する際に、紙幣収納部15を保持するための取手23が設置される。この取手23は、紙幣収納部15を紙幣取扱装置11の本体部17から脱着する際に紙幣収納部15を保持するためにも用いられる。また、紙幣収納部15は、投入された紙幣が紙幣識別部13により有効であると判定された後に紙幣収納部15内に挿入するための紙幣収納口21を有する。さらに、紙幣収納部15は、紙幣収納部15内に収納された紙幣を取り出すためのふた25を有する。

### [0047]

紙幣識別部13は、紙幣取扱装置11が設置される遊技機や自動販売機等の外部から紙幣を投入するための紙幣受入口19を有する。また、紙幣識別部13は紙幣識別制御回路基板27を内蔵する。紙幣識別制御回路基板27には、紙幣を搬送するモータを駆動制御したり、紙幣を識別するためのセンサからの信号を検出し、紙幣の真贋といった有効性の判断を行ったり、また、紙幣収納部15に信号を送信するための紙幣識別制御回路110(図4参照)が実装される。

### [0048]

また、紙幣取扱装置11の本体部17は、接続端子33、35を備える。紙幣 識別制御回路基板27と、接続端子33、35との間は、それぞれ2本の電力兼 信号線29、31により接続される。接続端子33、35はそれぞれ、導電性材 料による棒状突起により構成され、本体部17内部側に押し込まれるように移動 可能となっているが、内蔵される弾性部材(図示せず)により、突起が突出する 側に付勢されている。

### [0049]

次に、紙幣収納部15を、取手23が設置されている側面の反対側面から見た 図を図3に示す。

### [0050]

紙幣収納部15は、紙幣収納制御回路基板39を内蔵する。紙幣収納制御回路 基板39には、紙幣収納部15の状態を監視し、また収納した紙幣の種類の記憶 を行う紙幣収納制御回路210(図4参照)が実装される。また、紙幣収納部1 5は、接続端子45、47を備えており、紙幣収納制御回路基板39と、接続端 子45、47のそれぞれとの間は、2本の電力兼信号線41、43により接続されている。接続端子45、47はそれぞれ、導電性材料による長円状の平板である。紙幣収納部15が本体部17に装着される場合には、平板状の接続端子45、47はそれぞれ、本体部17に設置された、突起状の接続端子33、35に押し当てられ電気的に接続がなされる。平板状の接続端子45、47が弾性部材により付勢された突起状の接続端子33、35(図4参照)に押し当てられることにより良好な接触を保つ。

### $[0\ 0\ 5\ 1]$

このように、本体部17側の接続端子33と紙幣収納部15側の接続端子45、そして本体部17側の接続端子35と紙幣収納部15側の接続端子47は、2組のコネクタを形成する。

### [0052]

そして、この2組の接続端子の接続により、2本の電力兼信号線29及び41、並びに31及び43を介して、紙幣識別部13側の紙幣識別制御回路基板27と紙幣収納部15側の紙幣収納制御回路基板39は接続される。

#### [0053]

このように、電力兼信号線を接続する接続端子の数を2組とし、ある一定の故 障率を有する端子数の増加を抑えることによって、紙幣取扱装置11全体の信頼 性を高めることができる。

### [0054]

#### [紙幣取扱装置の動作]

紙幣取扱装置11は、通常スロットマシン等の遊技機や両替機、そして自動販売機等の筐体内に設置され、紙幣受入口19の部分が遊技機等の筐体の外に露出している。紙幣受入口19から紙幣が挿入されると紙幣収納部15は紙幣識別制御回路基板27上に実装された紙幣識別制御回路110の制御によって内蔵のモータ(図示せず)を駆動し、紙幣を内部に引き込む。その際にセンサ122(図4参照)等の信号を紙幣識別制御回路110により検出し、予め記憶している真正の紙幣についての検出データとの比較を行い、紙幣の真贋といった有効性を判断する。

### [0055]

上記判断の結果、紙幣を無効なものであると判断した場合、紙幣識別部13は 挿入された紙幣を紙幣受入口19へと送り返す。この一方で紙幣が有効なもので あると判断した場合、紙幣識別部13は挿入された紙幣を紙幣収納口21から紙 幣収納部15へと挿入する。そして、紙幣収納部15は、挿入された紙幣を内部 に積み重ねるように収納する。

## [0056]

また、紙幣識別部13が、有効と判断した紙幣を紙幣収納口21から紙幣収納部15へと送り出す際には、送り出す紙幣の種類についての情報が紙幣識別制御回路110(図4参照)から、紙幣収納制御回路210へと送信される。そして、紙幣収納部15の紙幣収納制御回路210(図4参照)には、紙幣収納部15が収納した紙幣の種類及び数が累積的に記憶されていく。

### [0057]

紙幣収納部15に収納された紙幣が回収されるときには、紙幣収納部15が本体部17から取り外される。

#### [0058]

紙幣収納部15内に収納された紙幣を取り出す際に開けるふた25は、ソレノイド286(図6参照)の駆動により通常は施錠されている。しかし、紙幣収納部15の外部から接続端子45、47を介して、暗証番号信号が入力されると、紙幣収納部15内の紙幣収納制御回路210はソレノイド286を駆動してふた25の開錠を行う。

#### [0059]

また、紙幣収納部15内に収納された紙幣を回収する際には、紙幣収納制御回路210に記憶されている、紙幣収納部15が収納した紙幣の種類及び数の情報を、紙幣収納部15の外部から接続端子45、47を介して読み出すことができる。これにより、紙幣識別部13により有効と判断され紙幣収納部15内に収納された紙幣が、現実に紙幣収納部15内に収納されているか否かの確認をすることができる。また、万が一、紙幣収納部15を運搬中に紙幣が紛失した等の場合にも、紛失した紙幣の種類と数量が判明するのである。

## [0060]

### [回路ブロック]

次に、紙幣取扱装置11を制御する制御回路の構成を、図4のブロック図を参照して説明する。

### $[0\ 0\ 6\ 1]$

### <紙幣識別部>

紙幣識別部13には、紙幣収納部15への通信の制御を行う紙幣識別制御回路 110が実装される。紙幣識別制御回路110は、通信データの生成等を行う識 別側通信制御部120と、この識別側通信制御部120に接続する、電源供給変 換部150により構成される。また、識別側通信制御部120には、紙幣受入口 から受け入れた紙幣の状態を検知するための、光センサや磁気センサといったセ ンサ122が接続される。

### [0062]

識別側通信制御部120は、CPU(中央処理装)やROM、RAM等が1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる「マイコン」)により構成される。そして、CPUが、内蔵するROMに記憶されたプログラムに従い、RAMやIOポートそしてシリアルインターフェースと協働して処理を行う。このことにより、紙幣収納制御回路210に送信する紙幣の種類や枚数といった紙幣情報の生成及びこの紙幣情報をシリアル伝送が可能な符号化を行うシリアルフォーマット変換を行う識別側主制御手段121、そして、シリアルフォーマット変換された紙幣情報信号をさらにRZ符号形式のパルス信号に変換する識別側信号変調手段123の処理を行う。

#### $[0\ 0\ 6\ 3\ ]$

電源供給変換部150は電流駆動型のオペアンプ又は電圧レベルシフタから構成され、識別側通信制御部120の識別側信号変調手段123が生成するパルス信号に応じて出力電流の供給/停止を行う。

#### $[0\ 0\ 6\ 4]$

電源供給変換部150の出力の一端は接続端子33に接続され、出力の別の一端は、グランドレベル信号として接続端子35に接続される。

### [0065]

### <紙幣収納部>

紙幣取扱装置11の紙幣収納部15には、紙幣識別部13からのデータを受信して、データの記録を行う紙幣収納制御回路210が配置される。紙幣収納制御回路210は、電源供給部250と、データ記録部260と、収納側受信部270と、ふた施開錠部280とを有する。

## [0066]

電源供給部250は、ダイオード及び三端子レギュレータ等から構成される。 電源供給部250は、接続端子45に接続され、電力兼信号線から供給される電 源成分と信号成分の合成から電源成分のみを抽出し、収納側通信制御部220を 含む紙幣収納制御回路210に安定した電源電圧を供給する。

### [0067]

収納側受信部270は、ダイオード及びフォトカプラ等から構成される。収納側受信部270は、接続端子45に接続され、電力兼信号線から供給される電源成分と信号成分の合成から信号成分のみを抽出する。収納側受信部270は、具体的には電力兼信号線の電圧が所定の値以上であればハイレベル、所定の値以下であればローレベルを出力するものである。

#### [0068]

収納側通信制御部220は、CPU(中央処理装置)やROM、RAM等が1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる「マイコン」)により構成される。収納側通信制御部220は、電源供給部250.からの電源供給を受け、また、データ記録部260、収納側受信部270、ふた施開錠部280に接続される。

### [0069]

収納側通信制御部220は、内蔵するROMに記憶されたプログラムに従い、 内蔵CPUがRAMやIOポートそしてシリアルインターフェースと協働して処理を行うことにより、収納側受信部270から出力される後述のRZ符号形式の パルス信号をNRZ符号形式のシリアルフォーマットの紙幣情報信号に変換する 収納側信号復調手段255、そしてシリアルフォーマットの紙幣情報信号を受信 し、データ記憶部260に記憶させる収納側主制御手段221を実現する。

### [0070]

データ記録部260は、EEPROMやフラッシュメモリ等の不揮発性メモリにより構成され、収納側通信制御部220に接続される。データ記録部260は収納側通信制御部220の収納側主制御手段221により出力されるデータを記憶する。また、収納側通信制御部220の収納側主制御手段221により読み出されるデータを出力する。

### [0071]

このように、紙幣識別制御回路110の側において、入力パルス信号に応じ電力兼信号線を介して供給する出力電流の供給/停止を行う電源供給変換部150を有し、また、紙幣収納制御回路210の側において、電力兼信号線を介して供給される合成成分から電源成分のみを抽出し、安定した電源電圧供給を行う電源供給部250と、電力兼信号線を介して供給される合成成分から信号成分のみを抽出する収納側受信部270とを有することにより、電力兼信号線はグランド基準電位線を含め2本でまかなうことができる。従って、電力兼信号線を接続する接続端子33、45、35、47も2組とすることができ、所定の故障率を有する接続端子の数量増加を防止することによって、紙幣取扱装置11全体の信頼性を高めることができる。

#### [0072]

また、紙幣収納制御回路210には、ソレノイド及びその駆動を制御する制御回路から構成される、ふた施開錠部280が接続される。ふた施開錠部280は収納側通信制御部220に接続され、収納側通信制御部220からの制御信号に基づいて、紙幣収納部15のふた25を施開錠する施錠機構(図示せず)を駆動する。これにより、紙幣収納部15が紙幣取扱装置11の本体部17から取り外された状態においても、不用意にふた25が開くことのないように施錠の制御を行なう。

#### [0073]

#### [詳細な回路構成]

次に、紙幣取扱装置11を制御する制御回路のより詳細な構成を、図5及び図

6の回路図を参照して説明する。

### [0074]

### <紙幣識別部>

識別側通信制御部120は、プログラムに従いデータの読み出し、書き込み及び演算を行うCPU(中央処理装置)126、プログラムを記憶するROM128、演算データを記憶するRAM127、データを特定のシリアル形式に変換して端子に出力するシリアル出力インターフェース(以下、シリアルOUT IFとも言う)129、外部端子とのデータの入出力を行うIOポートA130、IOポートB131及びIOポートC132(以下それぞれPA、PB、PCとも言う)がバス133により結合された状態で1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる「マイコン」)により構成される。

### [0075]

### <識別側主制御手段>

識別側通信制御部120は、内蔵するROM128に記憶されたプログラムに 従い、CPU126が、RAM127やシリアル出力インターフェース129と 協働して処理を行うことにより、紙幣収納制御回路210に送信する紙幣の種類 や枚数といった紙幣情報の生成、紙幣情報をシリアル伝送が可能な符号化を行う シリアルフォーマット変換を行う識別側主制御手段(処理)121を実現する。

#### [0076]

シリアル出力インターフェース(シリアルOUTIF)129はシフトレジスタ、クロック分周器から構成され、EIA/TIA-232(RS-232)標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマット信号の出力を行う。

### [0077]

例えば、識別側主制御手段 121 が 16 進法で「86」となるデータを送信する場合には、CPU126 がシリアル出力インターフェース 129 に「86」のデータを書き込む。すると、シリアル出力インターフェース 129 はデータを二進数に置き換えた「10000110」に対し、先頭にスタートビットの0と後尾にストップビットの1を加えた「010001101」の値をMSBから順

番に一定の間隔を置いて出力する。従って、シリアル出力インターフェース129の出力信号SAの波形は、図7に示すように「LHLLLHHLH」となる。ここで、H(ハイ)は「1」に対応する5Vの電圧レベル、そして、L(ロー)は「0」に対応する0Vのレベルである。なお、信号出力のビットレートタイミングとしては、300ビット/Sから9600ビット/Sであれば、簡易な回路構成によりビット誤りの少ないデータ送信が行える。さらに600から2400の範囲では、ビット誤りも少なくかつ、適切なデータ送信スピードが得られる。

### [0078]

### <識別側信号変調手段>

シリアル出力インターフェース129の出力信号SAはIOポートB131に入力される。ここで識別側通信制御部120は、内蔵するROMに記憶されたプログラムに従い、CPU126がRAM127やIOポートB131及びIOポートC132と協働して処理を行うことにより、符号形式を、リターン・トゥ・ゼロ(RZ)符号形式に変調する識別側信号変調手段(処理)123を実現する

### [0079]

識別側信号変調手段123はIOポートB131に入力される信号のレベルが変化した場合にのみ、一定の短期間IOポートC132にLレベル出力を行い、その後、IOポートC132にHレベル出力を行う。

#### [0080]

従って、例えば、図7に示すSAの波形の入力信号があった場合に対し、IOポートC132への出力信号SBの波形は入力信号の変化点においてのみ端子間のLレベルパルスが出力され、他の期間ではHレベルとなる。

#### [0081]

#### <電源供給変換部>

電源供給変換部150は、12Vの電源に接続された電流出力が可能なレベルシフタ151及びその出力に直列に接続された抵抗152により構成される。レベルシフタ151の入力には識別側通信制御部120のIOポートC132が接

続される。抵抗152は約10000値であり、電力兼信号線に対する電源供給に関し適度のピーダンスを与える。

### [0082]

この構成により、例えば、図7のSBに示す波形の信号が入力された場合に対する電源供給変換部150の出力信号SCの波形は、SBと同様であるがHレベルの電圧が約12Vとなる。

### [0083]

電源供給変換部150の出力は、電力兼信号線29、接続端子33、45そして再び電力兼信号線41を経由して紙幣収納制御回路210へと導かれる。また、グランドレベル線も、電力兼信号線31、接続端子35、47そして再び電力兼信号線43を経由して紙幣収納制御回路210へ接続される。

## [0084]

### <電源供給部>

電力兼信号線41は、電源供給部250及び収納側受信部270に接続される

### [0085]

電源供給部250では、電力兼信号線41が、電流逆流防止用のダイオード251のアノードに接続され、ダイオード251のカソードが平滑用コンデンサ252を介してグランドに接続される。また、ダイオード251のカソードはダイオード253を介して三端子レギュレータ254の入力に接続され、三端子レギュレータ254の出力は抵抗256及びダイオード257を介して、電源供給部250の出力になると共に補助電源用バッテリー258の正端子に接続され構成される。

#### [0086]

紙幣識別制御回路 2 1 0 から電源供給部 2 5 0 に供給される電源電圧がHレベルすなわち約 1 2 Vの時には、この電流がダイオード 2 5 1 のアノード側からカソード側へと流れ、電源供給部 2 5 0 のコンデンサ 2 5 2 を充電する。しかしこれとは逆に、電源電圧がLレベルすなわち約 0 Vの時には、コンデンサ 2 5 2 に充電された電流が、ダイオード 2 5 1 から流れることがない。したがって、電源

供給部250に供給される電源電圧が短時間Lレベルとなっても、コンデンサ252の電圧が急激に変化することがない。そして、この電源電圧は三端子レギュレータ254を通じ、例えば5Vの定電圧に変換されて出力される。すなわち、図7のSCに示すように、電源供給部250の入力電圧が、信号伝送のためHレベルとLレベルの間で変動した場合でも、出力電圧SDは一定値を保ち続け安定した電源を供給する。

## [0087]

このようにして、電力兼信号線41により供給される電源成分及び信号成分の中から電源成分のみが取り出されるようになる。

### [0088]

### <収納側受信部>

収納側受信部270は、電力兼信号線41が抵抗271及びダイオード272を介してフォトカプラ273のアノードに接続される。また、フォトカプラ273のエミッタは収納側受信部270の出力となると共に抵抗274を介してグランドに接続される。フォトカプラ273のカソード及びコレクタは電源供給部250の出力に接続される。

### [0089]

収納側受信部270の出力信号SEの波形は、入力信号SCと同様であるが、フォトカプラ273を経由することによって、Hレベルが電源供給部250の出力のレベルとほぼ等しくなる。これにより、信号の電圧は、収納側通信制御部220が入力可能なレベルに変換される。また、紙幣識別制御回路からの電力供給の有無を確認する場合にも、電力兼信号線41の高電圧を直接に監視するのではなく、フォトカプラ273を経由した、収納側通信制御部220が入力可能な電圧レベルの信号を監視すればよい。

#### [0090]

収納側通信制御部220は、プログラムに従いデータの読み出し、書き込み及び演算を行うCPU(中央処理装置)226、プログラムを記憶するROM228、演算データを記憶するRAM227、端子から入力された特定のシリアル形式データを変換するシリアル入力インターフェース(以下、シリアルIN IF

とも言う)229、外部端子とのデータの入出力を行うIOポートA230、IOポートB231及びIOポートC232(以下それぞれPA、PB、PCとも記載する)がバス233により結合された状態で1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる「マイコン」)により構成される。収納側通信制御部220には、紙幣収納部15が本体部17より取り外されたことや、ふた25が開いたことを検知するためのスイッチ等によるセンサ237、238も接続されている。

### [0091]

## <収納側信号復調手段>

収納側受信部270の出力はIOポートC232に入力される。ここで収納側通信制御部220は、内蔵するROMに記憶されたプログラムに従い、CPU226がRAM227やIOポートB231及びIOポートC232と協働して処理を行うことにより、入力信号の符号形式を、リターン・トゥ・ゼロ(RZ)符号形式から、ノン・リターン・トゥ・ゼロ(NRZ)符号形式に変換する収納側信号復調手段225の処理を実現する。

### [0092]

収納側信号復調手段225の処理はIOポートC232に入力される信号のレベルが、Lレベルとなった場合にIOポートB231の出力電圧レベルを反転する。

#### [0093]

従って、例えば、図7に示すSEの波形の入力信号があった場合に対し、IOポートB231への出力信号SFの波形は入力信号にLレベルのパルスがあった場合のみ反転する、そして出力信号SFの波形は、結果としてSAの波形と同様となるのである。また、収納側信号復調手段225の処理では、紙幣識別制御回路からの電力供給の有無を監視することもできる。

#### [0094]

#### <収納側主制御手段>

収納側通信制御部220は、内蔵するROMに記憶されたプログラムに従い、 CPU226がRAM227やシリアル入力インターフェース229と協働して 処理を行うことにより、シリアルフォーマットにより伝送されてきた信号を紙幣 情報といったデータとして復号する収納側主制御手段221の処理を実現する。

### [0095]

シリアル入力インターフェース229は、シフトレジスタにより構成され、EIA/TIA-232(RS-232)標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマットの信号を復号する。

### [0096]

例えば、収納側信号復調手段225から出力された信号SFが図7に示す通り「LHLLLHHLH」の場合、先頭のスタートビットのLと後尾のストップビットのHを除き、MSBから順番に一定の間隔を置いて取り込み、16進法で「86」のデータを得る。

### [0097]

このようにして、識別側主制御手段121が送信した「86」というデータが接続端子33、45、及び電力兼信号線29、41を介して、収納側主制御手段221に受信される。また、得られたデータは、メモリインターフェース235に書き込まれる。メモリIF235は、データ記録部260を構成する外部メモリ261に対して通信を行い、書き込まれたデータを外部メモリ261に記憶させる。得られたデータがふた26の施開錠の命令である場合には、収納側主制御手段221はIOポートA230に接続されたふた施開錠部280のトランジスタ282を制御し、ソレノイド286を駆動する。そしてふた26の施開錠を行う。

### [0098]

上述のように、データはシリアル形式に変換されることにより2本の線で送信することができる。さらにシリアル形式に変換した信号がRZ符号形式に変換され、これに応じて、電源供給変換部150から出力される電源レベルが、電源供給部250の平滑コンデンサ252の時定数に対し短い時間だけLレベルとなる信号の送信を行うことにより、電源供給部250の出力波形を平滑に保持したままで、電源の供給と信号の送信を兼用することが可能となる。ここで、電力兼信号線を、信号が送信されるときの電圧パルスの立ち上がり及び立ち下り時間は2

0 p S から 1 0 n S の間であれば、電源供給部 2 5 0 出力波形の平滑性を良好に保つことができる。さらに、5 0 p S から 2 n S の間では平滑性がより良好となる。

### [0099]

「識別側通信制御部CPUの処理」

次に、識別側通信制御部120のCPU126がROM128に記憶されたプログラムに基づいて行う識別側主制御処理を、図8のフローチャートを参照して説明する。

## [0100]

まず、CPU126はステップS10において、挿入される紙幣の分析処理を行う。紙幣判別の処理は、CPU126がセンサ122のデータを読み込みROM128に記憶された基準値と比較を行うこと等により行われる。

### [0101]

次に、CPU126は、上述の分析処理の結果から、挿入される紙幣が有効か否かの判断を行う(ステップS11)。挿入される紙幣が有効でないと判断する場合、CPU126は処理をステップS10に移す。この一方で挿入される紙幣が有効であると判断する場合、CPU126は処理をステップS12に移す。

### [0102]

ステップS12において、CPU126は、紙幣を紙幣収納部15へと移すとともに、紙幣情報を送出する。具体的には、CPU126は、分析結果による紙幣種類の情報をシリアル出力インターフェース129に書き込む。この後CPU126は処理をステップS10に移す。

## [0103]

次に、識別側通信制御部120のCPU126がROM128に記憶されたプログラムに基づいて行う識別側信号変調処理を、図9のフローチャートを参照して説明する。

#### [0104]

まず、CPU126はステップS20において、IOポートB131の入力信号を検出する。具体的には、CPU126はIOポートB131のデータを読み

出す。

## (0105)

次に、CPU126は、ステップS21において、IOポートB131の入力 信号レベルが前回の検出結果から変化した否かを判別する。

## [0106]

IOポートB131の入力信号レベルが前回の検出結果から変化していないと判断する場合、CPU126は処理をステップS20に移す。この一方で入力信号レベルが前回の検出結果から変化したと判断した場合、CPU126は処理をステップS22に移す。

### [0107]

ステップS22において、CPU126はIOポートC132の出力をLレベルにする。続いて、CPU126は一定のパルス幅期間だけ、処理を待つ(ステップS23)。さらに続いて、CPU126はIOポートC132の出力をHレベルにする(ステップS24)。そして、CPU126は処理をステップS20に移す。

#### [0108]

この処理によって識別側通信制御部120は、IOポートB131に入力されるシリアル通信信号が反転する場合にのみ、特定の短い期間、Lレベルパルスを出力する。このことによって、NRZ符号形式の信号をRZ符号形式の信号へと変換する処理が実行される。

### [0109]

#### 「収納側通信制御部CPUの処理〕

次に、収納側通信制御部220のCPU226がROM228に記憶されたプログラムに基づいて行う収納側信号復調処理を、図10のフローチャートを参照して説明する。

#### [0 1 1 0]

まず、CPU226はステップS30において、IOポートC232の入力信号レベルがLレベルか否かを判別する。本ステップにおいて、CPU226がIOポートC232の入力信号レベルはLレベルでないと判断した場合には、CP

U226は処理をステップS30に移す。この一方で、CPU226がIOポートC232の入力信号レベルはLレベルであると判断した場合には、CPU226は処理をステップS31に移す。

### [0111]

ステップS31において、CPU226はIOポートB231の出力レベルを 反転する。具体的には、CPU226はIOポートB231の出力データをバス 233を通じて読み出し、読み出した値の論理レベルを反転する演算を行い、そ の後再びIOポートB231に書き込む。

## [0112]

この処理によって、収納側通信制御部220はIOポートC232に入力されるRZ符号形式のパルス信号をNRZ符号形式の信号へと変換することができる

### [0113]

次に、収納側通信制御部220のCPU226がROM228に記憶されたプログラムに基づいて行う収納側主制御処理を、図11のフローチャートを参照して説明する。

#### [0114]

まず、CPU226はステップS40において、紙幣情報を受信したか否かを判別する。具体的には、CPU226は、シリアル入力インターフェース229の値を読み出し、予め設定された紙幣情報を示す値と等しいか比較する。CPU226は、紙幣情報を受信しなかったと判断した場合には、ステップS40の処理を繰り返す。この一方で、紙幣情報を受信したと判断した場合には、CPU226は、処理をステップS41に移す。

#### [0115]

ステップS41において、CPU226は、受信した紙幣情報を記録する。具体的には、CPU226は、受信した紙幣情報をメモリインターフェース235に書き込む。このことによって、紙幣収納部15に収納される紙幣の情報が紙幣収納制御回路210に記憶される。

#### [0116]

### [第二の実施の形態]

次に、本発明の第二の実施の形態について説明する。第二の実施の形態にかかる紙幣取扱装置11においては、紙幣識別部13から紙幣収納部15に対するデータの送信に加え、紙幣収納部15から紙幣識別部13に対するデータの信号送信が行われる。

### [0117]

## [回路構成]

第二の実施の形態において、紙幣取扱装置11を制御する制御回路の構成を図 12のブロック図を参照して説明する。

### [0118]

## <紙幣収納部>

紙幣取扱装置11の紙幣収納部15には、紙幣識別部13からのデータを受信して、データの記録を行う紙幣収納制御回路1210が配置される。紙幣収納制御回路1210は、電源供給部1250と、データ記録部1260と、収納側受信部1270と、ふた施開錠部1280とを有する点において、上述の第一の実施形態における紙幣収納制御回路210と同様である。しかし、第二の実施の形態における紙幣収納制御回路210は、これらに加えて、収納側通信制御部1220が収納側信号変調手段1223を有し、また、電流引き込み部1300及び電源極性正規化部1290を有する点が上述の第一の実施形態における紙幣収納制御回路210と異なる。次に、差異点である電源極性正規化部1290、収納側信号変調手段1223及び電流引き込み部1300を中心に説明する。

#### [0119]

電源極性正規化部1290はダイオードブリッジにより構成される。電源極性 正規化部1290が紙幣収納制御回路に設けられることにより、接続端子33、 35と、接続端子45、47が仮に、互い違いに接続されたとしても、電源供給 部1250や収納側受信部1270に入力される電圧の極性は常に同じとなる。 これによって、特に接続端子形態がケーブルコネクタのように逆向きに接続する 恐れのある場合であっても、回路部品が破壊されることがない。したがって、紙 幣取扱装置11の故障信頼性が向上する。

### [0120]

また、収納側通信制御部1220は、CPU(中央処理装置)やROM、RAM等が1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる「マイコン」)により構成される。そして、内蔵するROMに記憶されたプログラムに従い、CPUが内蔵するRAMやIOポートそしてシリアルインターフェースと協働して処理を行うことにより、紙幣識別制御回路1110に送信する情報をシリアル伝送が可能なシリアルフォーマット変換を行う収納側主制御手段1221の処理、そして、上述のシリアルフォーマット変換された情報信号をさらに後述のRZ符号形式のパルス信号に変換する収納側信号変調手段1223の処理を実現する。

## [0121]

電流引き込み部1300は収納側通信制御部1220の収納側信号変調手段1223が生成するパルス信号に応じて、電力兼信号線をグランドに短絡する。電力兼信号線は、紙幣識別制御回路1110の電源供給変換部1150により駆動されるが、この駆動出力は抵抗1152により、インピーダンスが付加されている。従って、電流引き込み部1300が電力兼信号線をグランドに短絡する期間は、その間電力兼信号線の電圧はLレベルになる。

### [0122]

#### <識別部>

紙幣取扱装置11の紙幣識別部13には、紙幣収納部15への通信の制御を行なう紙幣識別制御回路1110が配置される。紙幣識別制御回路1110は、通信データの生成等を行う識別側通信制御部1120と、この識別側通信制御部1120に接続する、電源供給変換部1150とを有する点が上述の第一の実施形態の紙幣識別制御回路110と同様である。しかし、第二の実施の形態における紙幣識別制御回路1110は、これらに加えて、識別側受信部1160を有する点において異なる。

#### [0123]

識別側通信制御部1120は、CPU (中央処理装置) やROM、RAM等が 1個のICに集積されたマイクロ・コンピュータ・ユニット (MCU、いわゆる 「マイコン」)により構成される。そして、内蔵するROMに記憶されたプログラムに従い、CPUが内蔵するRAMやIOポートそしてシリアルインターフェースと協働して処理を行うことにより、識別側受信部1160から出力されるRZ符号形式のパルス信号を、シリアルフォーマットの情報信号に変換する識別側信号復調手段の処理、そしてシリアルフォーマットの情報信号を受信する収納側主制御手段1221の処理を実現する。

## [0124] "

### [制御回路]

本発明の第二の実施の形態における制御回路の構成を、図13及び図14の回路図を参照して説明する。

### [0125]

### <収納部>

収納側通信制御部1220(図12参照)における収納側主制御手段1221には、シリアルフォーマット変換を行う機能が加わり、また、RZ符号形式のパルス信号に変換する識別側信号変調手段1223(図12参照)が加わっている。しかし、これらはいずれも本発明の第一の実施の形態における識別側通信制御部120の識別側主制御手段121の機能及び、識別側信号変調手段123と同様の構成及び機能を有するものである。

### [0126]

すなわち、シリアル出力インターフェース(シリアルOUTIF)129はシフトレジスタ、クロック分周器から構成され、EIA/TIA-232(RS-232)標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマット信号の出力を行う。

### [0127]

例えば、収納側主制御手段1221が16進法で「86」となるデータを送信する場合には、CPU1226がシリアル出力インターフェース1229に「86」のデータを書き込む。すると、シリアル出力インターフェース1229はデータを二進数に置き換えた「10000110」に対し、先頭にスタートビットの0と後尾にストップビットの1を加えた「010001101」の値をMS

Bから順番に一定の間隔を置いて出力する。従って、シリアル出力インターフェース129の出力信号SGの波形は、図15に示すように「LHLLLLHHL H」となる。ここで、Hは「1」に対応する5Vの電圧レベル、そして、Lは「0」に対応する0Vのレベルである。なお、信号出力のビットレートタイミングとしては、300ビット/Sから9600ビット/Sであれば、簡易な回路構成によりビット誤りの少ないデータ送信が行える。さらに600から2400の範囲では、ビット誤りも少なくかつ、適切なデータ送信スピードが得られる。

### [0128]

シリアル出力インターフェース1229の出力信号SGはIOポートB123 1に入力される。ここで収納側通信制御部1220は、内蔵するROM1228 に記憶されたプログラムに従い、CPU1226がRAM1227やIOポート E1241及びIOポートD1240と協働して処理を行うことにより、符号形式を、リターン・トゥ・ゼロ(RZ)符号形式に変調する収納側信号変調手段( 処理)1223を実現する。

### [0129]

収納側信号変調手段1223はIOポートE1241に入力される信号のレベルが変化した場合にのみ、一定の短期間IOポートD1240にLレベル出力を行い、その後、IOポートD1240にHレベル出力を行う。

#### [0130]

従って、例えば、図15に示すSGの波形の入力信号があった場合に対し、IOポートD1240への出力信号SHの波形は入力信号の変化点においてのみ端子間のLレベルパルスが出力され、他の期間ではHレベルとなる。

#### [0131]

次に、第一の実施の形態の紙幣収納制御回路210には存在しなかった、電流引き込み部1300について図14を参照して説明する。電流引き込み部1300の入力は、抵抗1301を介してトランジスタ1302のベースに接続される。トランジスタ1302のエミッタはグランドに接続され、コレクタは、抵抗1306を介して電源極性正規化部1290の電流出力側の線に接続される。抵抗1306と並列にスピードアップコンデンサ1307が接続される。トランジス

タ1302のベースーエミッタ間には飽和防止の抵抗1303が接続されている。そして、電流出力側の線は、電源極性正規化部1290のダイオード1291を介して電力兼信号線41に接続される。

## [0132]

ここでIOポートD1240のからの信号SHがHレベルとなると、トランジスタ1302はONとなり、電力兼信号線41を低抵抗でグランドレベルに接続することとなる。その結果、ダイオード1291及びトランジスタ1302を通じ電力兼信号線41から電流が引き込まれて電力兼信号線41の電圧が低下する。

### [0133]

例えば、図15のSHに示す波形の信号が入力された場合に対する、電力兼信号線41の信号SIの波形は、SHと同様であるがHレベルの電圧が約12Vとなる。

### [0134]

このように電源供給を紙幣収納部15側で接断することで、第一の実施の形態の紙幣識別部13側で電源供給を変換したのと同じ作用を生じさせる。

#### [0135]

なお、電力兼信号線41の電位が信号SIのように変化しても、電源供給部1250の電源出力の信号波形SJは、第一の実施の形態におけると同様に安定して供給される。このようにして、電力兼信号線41において、紙幣識別部13から紙幣収納部15に対して電源を供給するとともに、紙幣収納部15から紙幣識別部13に対して信号の送信を行う。その結果、電力兼信号線が2本であり、接続コネクタが2組のままでありながら、紙幣収納部15から紙幣識別部13に対して信号の送信を行うことができる。

#### [0136]

#### <識別部>

第二の実施の形態における紙幣識別制御回路1110には、電力兼信号線から 供給される電源成分と信号成分の合成から、信号成分のみを抽出する識別側受信 部1160が加わっている。また、識別側通信制御部1120において、RZ符 号形式のパルス信号をNRZ符号形式の信号形式の変換する識別側信号復調手段 1125が加わり、識別側主制御手段1121にはシリアルフォーマットの入力 データを受信する処理が加わっている。そして、これらはいずれも本発明の第一の実施の形態における収納側受信部270、収納側信号復調手段225および収納側主制御手段221と同一の構成及び機能となっている。

## [0137]

すなわち、識別側受信部1160は、電力兼信号線41が抵抗1162及を介してフォトカプラ1161のアノードに接続される。また、識別側受信部1160の出力端であるフォトカプラ1161のエミッタは、識別側通信制御部1120のポートD1133に接続される。フォトカプラ273のカソード及びコレクタは5V電源に接続される。

## [0138]

識別側受信部270の出力信号SKの波形は、電力件信号線41の信号SIの波形と同様であるが、フォトカプラ1161を経由することによって、Hレベルが5V電源レベルとほぼ等しくなる。これにより、信号の電圧が、識別側通信制御部1120が入力可能なレベルに変換される。

#### [0139]

識別側受信部1160の出力はIOポートD1133に入力される。ここで識別側通信制御部1120は、内蔵するROM1128に記憶されたプログラムに従い、CPU1126がRAM1127やIOポートD1133及びIOポートE1134と協働して処理を行うことにより、入力信号の符号形式を、リターン・トゥ・ゼロ(RZ)符号形式から、ノン・リターン・トゥ・ゼロ(NRZ)符号形式に変換する識別側信号復調手段1125の処理を実現する。

#### [0140]

識別側信号復調手段1125の処理はIOポートD1133に入力される信号のレベルが、Lレベルとなった場合にIOポートE1134の出力電圧レベルを反転する。

#### [0141]

従って、例えば、図15に示すSKの波形の入力信号があった場合に対し、I

〇ポートE1134の出力信号SLの波形は入力信号にLレベルのパルスがあった場合のみ反転する。出力信号SLの波形は、結果としてSGの波形と同様となるのである。そして、信号SLはシリアル入力インターフェース1135に入力される。

### [0142]

このように、紙幣収納制御回路1210から紙幣識別制御回路1110に対するデータの送信が可能となる。

### [0143]

### [収納側通信制御部CPUの処理]

次に、第二の実施の形態における収納側通信制御部1120のCPU1226が、ROM1228に記憶されたプログラムに基づいて行う収納側主制御処理を、図16のフローチャートを参照して説明する。

### [0144]

まず、CPU1226はステップS50において、IOポートE1241の入力信号を検出する。具体的には、CPU1226はIOポートE1241のデータを読み出す。

#### [0145]

続いてCPU1226は、ステップS51において、IOポートE1241の 入力信号レベルが前回の検出結果から変化した否かを判別する。

#### [0146]

IOポートE1241の入力信号レベルが前回の検出結果から変化していないと判断する場合CPU1226は処理をステップS50に移す。この一方で入力信号レベルが前回の検出結果から変化したと判断した場合、CPU126は処理をステップS52に移す。

#### [0147]

ステップS52において、CPU1226はIOポートD1240の出力をL レベルにする。続いて、CPU1226は一定のパルス幅期間、処理を待つ(ス テップS53)。さらに続いて、CPU1226はIOポートD1240の出力 をLレベルにする(ステップS54)。そして、CPU1226は処理をステッ プS50に移す。

# [0148]

この処理によって収納側通信制御部1220は、IOポートE1241に入力されるシリアル通信信号が反転する場合にのみ、特定の短い期間、Lレベルパルスを出力する。このことによって、NRZ符号形式の信号をRZ符号形式の信号へと変換することができる。

## [0149]

### 「識別側通信制御部CPUの処理」

次に、識別側通信制御部1120のCPU1126がROM1128に記憶されたプログラムに基づいて行う収納側信号復調処理を、図17のフローチャートを参照して説明する。

## [0150]

まず、CPU1126はステップS60において、IOポートD1133の入力信号レベルがLレベルか否かを判別する。本ステップにおいて、CPU1126がIOポートD1133の入力信号レベルはLレベルでないと判断した場合には、CPU1126は処理をステップS60に移す。この一方で、CPU1126がIOポートD1133の入力信号レベルはLレベルであると判断した場合には、CPU1126は処理をステップS61に移す。

### [0151]

ステップS61において、CPU1126はIOポートE1134の出力レベルを反転する。具体的には、CPU126はIOポートE1134の出力データを読み出し、読み出した値の論理レベルを反転する演算を行い、再びIOポートE1134に書き込む。

#### $[0\ 1\ 5\ 2\ ]$

この処理によって、識別側通信制御部1120はIOポートD1133に入力 されるRZ符号形式のパルス信号をNRZ符号形式の信号へと変換することがで きる。

### [0153]

### [第三の実施の形態]

次に、本発明の第三の実施の形態について図18を参照して説明する。第三の 実施の形態においては、第二の実施の形態の紙幣収納部15が、紙幣識別部13 から取り外され、収集装置1500に接続される。

## [0154]

収集装置1500は、紙幣収納部15に収納された貨幣を回収する際に、紙幣収納部15のふた25の鍵を開錠するための制御信号を、端末コンピュータ1600から送信するための中継装置である。また、収集装置1500は、端末コンピュータ1600が紙幣収納部15に収納された貨幣の情報を収集する際に、情報信号を、紙幣収納部15から受信して端末コンピュータ1600に中継する。収集装置1500を介すことにより、例えば操作者が端末コンピュータ1600と紙幣収納部15を接続し、端末コンピュータ1600を通じて紙幣収納部15に収納された紙幣の情報を表示させ、収納されていた紙幣内容を確認することができる。また、端末コンピュータ1600を操作して紙幣収納部15に制御信号を送信し、ふた25の鍵を開錠させ紙幣を回収することができる。

# [0155]

紙幣収納部15が収集装置1500に装着される場合、紙幣収納部15の平板 状の接続端子45、47はそれぞれ、収集装置1500に設置された突起状の接 続端子1580、1581に押し当てられ電気的に接続がなされる。接続端子1 580、1581は、それぞれ電源兼信号線により、紙収集制御回路1510( 図19参照)が実装された基板1502に接続される。基板1502は、収集装 置1500の外部の端末コンピュータ1600にも接続される。

### $[0\ 1\ 5\ 6\ ]$

### [回路構成]

第三の実施の形態の紙幣収納部15が収集装置1500に装着された状態での 回路構成を図19のブロック図を参照して説明する。この状態では、紙幣収納部 15を制御する紙幣収納回路1210と、収集装置1500内の紙収集制御回路 1510は、接続端子45及び1580の接続、そして47及び1581の接続 を介して、2本の電源兼信号線により接続される。

## [0157]

収集制御回路 1 5 1 0 は、通信データの生成等を行う収集側通信制御部 1 5 2 0 を備える。この収集側通信制御部 1 5 2 0 には、電源供給変換部 1 5 5 0、収集側受信部 1 5 6 0 が接続される。

## [0158]

収集側通信制御部1520は、CPU(中央処理装置)やROM、RAM等が 1個のICに集積されたマイクロ・コンピュータ・ユニット(MCU、いわゆる 「マイコン」)により構成される。そして、内蔵するROMに記憶されたプログ ラムに従い、CPUが内蔵するRAMやIOポートそしてシリアルインターフェ ースと協働して処理を行うことにより、収集側受信部1560から出力されるR 乙符号形式のパルス信号を、シリアルフォーマットの情報信号に変換する識別側 信号復調手段の処理、そしてシリアルフォーマットの情報信号を受信する収集側 主制御手段1521の処理を実現する。情報信号は端末通信部1526を通じて 端末コンピュータ1600に送信される。

## [0159]

電源供給変換部1550は電流駆動型のオペアンプ又は電圧レベルシフタから構成される。そして、端末コンピュータ1600から送信される信号に基づき収集側通信制御部1520の収集側信号変調手段1523が生成するパルス信号に応じて出力電流の供給/停止を行う。

# [0160]

第三の実施の形態の、収集制御回路1510における、収集側収集側信号変調手段1523、収集側信号復調手段1525、電源供給変換部1550及び収集側受信部1560の構成及び動作は、第二の実施の形態の紙幣識別制御回路1110における収集側収集側信号変調手段1523、収集側信号復調手段1525、電源供給変換部1550及び収集側受信部1560の構成及び動作と同様である。

## $[0 \ 1 \ 6 \ 1]$

第三の実施の形態においては、端末コンピュータ1600が操作者により操作され、紙幣収納部15のふた26を開くための制御情報信号が収集側通信制御部1520に送信される。送信された制御情報は、収集側主制御手段1521によ

り、例えば歩調同期式のシリアルデータ形式に変換される。そして、この制御情報はさらに収集側信号変調手段によりRZ形式のパルス信号に変換される。このパルス信号に応じて、電源供給部1550は電源兼信号線への電源の供給を断続する。この一方で、紙幣収納制御回路1210では、電源供給部1250が断続する電源から、一定の電源を取り出す。また、収納側受信部1270は、制御情報を取り出す。ここで取り出されたRZ形式の制御信号は、収納側信号復調手段1225において、NRZ形式の信号に変換され、収納側主制御手段1221へと送られる。収納側主制御手段1221では、制御信号の有効性を検証した後にふた施解錠部1280を制御し、ふた26が開くようにする。

## [0162]

また、紙幣収納部15が、紙幣識別部13に接続されていた時に紙幣識別部13から受信しデータ記憶部1260に記憶されていた紙幣のデータは、収納側主制御手段1221に読み込まれ、シリアル形式に変換される。そして、紙幣のデータは収納側信号復調手段1225を通じてRZ形式に変換され、電流引き込み部1300に送信される。電流引き込み部は、RZ形式に変換された信号のパルスに応じて電源兼信号線をグランドに接続し、電源の電圧を低下させる。紙収集制御回路1510の収集側受信部1560では電源電圧の低下の波形から、信号成分を取り出す。信号成分は収集側信号復調手段1525によりNRZ形式のシリアルデータに変換され、端末通信部1526を通じて端末コンピュータ1600に表示される。

### $[0\ 1\ 6\ 3]$

このようにして、収集装置1500から紙幣収納部15へ、逆に紙幣収納部15から収集装置1500への情報信号への情報の送信が2本の電源兼信号線により行われる。しかもこれら信号と紙幣収納部15への電源の供給が2本の線を介する2組の接続端子により兼用してなされる。このため紙幣収納部は2個の接続端子でまかなうことができ、接続端子の個数増加を抑え、装置全体の信頼性を高めることとなるのである。

## [0164]

なお、本発明の第2の実施の形態においては、識別側通信制御部1120が電

源供給変換部1150を通じて電源兼信号線41に信号を送信するときに、この信号が識別側受信部1160を介して識別側通信制御部1120自身にも入力されることなる。また、これと同様に、収納側通信制御部1220が電流引き込み部1300を介して電源兼信号線41に信号を送信するときに、この信号が収納側受信部1270を介して収納側通信制御部1220自身にも入力されることなる。したがって、本来相手側からのデータ信号以外に、自らの側が出力した信号を受信する、いわゆるエコーバックが生じる。このような不要なデータの受信を防ぐため、信号の出力を行う時には、信号受信の処理を停止することとしてよい。

### [0165]

また、本発明の第1及び第2の実施の形態においては、識別側信号変調手段123、1123、収納側信号復調手段1223、収納側信号復調手段225、1225及び識別側信号復調手段1125は、それぞれ、コンピュータプログラムに基づくCPUの処理となっている。しかし、上記各手段はソフトウェアの処理に限らず、それぞれハードウェアによるパルス回路及び論理回路として構成されてよい。例えば、各信号変調手段は、単安定マルチバイブレータによる、パルス発生回路により構成することとしてよい。また各信号復調手段は、例えば信号の2分周を行う分周回路により構成するものとしてよい。

### [0166]

このように、貨幣取扱装置の貨幣収納部は2本の電力兼信号線を介して電源及 び貨幣情報信号を受けることができる。そして、貨幣取扱装置の貨幣収納部にお いて貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要 となる線は2組で済む。

### $[0\ 1\ 6\ 7\ ]$

### 【発明の効果】

本発明によれば、信頼性に一定の限界を有する部品の使用個数を抑えることにより、貨幣取扱装置全体の故障信頼性低下を抑えることができる。

### 【図面の簡単な説明】

【図1】 本実施形態の紙幣取扱装置の外観を示す図である。

- 【図2】 本実施形態の紙幣収納部を取り外した状態での紙幣取扱装置の外観を示す図である。
  - 【図3】 本実施形態の紙幣取扱装置の紙幣収納部の外観を示す図である。
- 【図4】 本実施形態の紙幣取扱装置に設置された制御回路のブロック図を示す図である。
  - 【図5】 本実施形態の紙幣取扱装置の紙幣識別制御回路の回路図である。
  - 【図6】 本実施形態の紙幣取扱装置の紙幣収納制御回路の回路図である。
- 【図7】 本実施形態の紙幣取扱装置における制御回路の各部位の信号波形図である。
- 【図8】 本実施形態の紙幣取扱装置における識別側主制御処理を示すフローチャートである。
- 【図9】 本実施形態の紙幣取扱装置における識別側信号変調処理を示すフローチャートである。
- 【図10】 本実施形態の紙幣取扱装置における収納側信号復調処理を示すフローチャートである。
- 【図11】 本実施形態の紙幣取扱装置における収納側主制御処理を示すフローチャートである。
- 【図12】 第二の実施形態の貨幣取扱装置に設置された制御回路のブロック図を示す図である。
- 【図13】 第二の実施形態の紙幣取扱装置の紙幣識別制御回路の回路図である。
- 【図14】 第二の実施形態の紙幣取扱装置の紙幣収納制御回路の回路図である。
- 【図15】 第二の実施形態の紙幣取扱装置における制御回路の各部位の信号波形図である。
- 【図16】 第二の実施形態の紙幣取扱装置における収納側信号変調処理を 示すフローチャートである。
- 【図17】 第二の実施形態の紙幣取扱装置における識別側信号復調処理を 示すフローチャートである。

- 【図18】 第三の実施形態の紙幣収納部と収集装置を示す図である。
- 【図19】 第三の実施形態のブロック図を示す図である。


# 【符号の説明】

- 11 紙幣取扱装置
- 13 紙幣識別部
- 15 紙幣収納部
- 17 本体部
- 29 電力兼信号線
- 33 接続端子
- 110 紙幣識別制御回路
- 120 識別側通信制御部
- 121 識別側主制御手段
- 123 識別側信号変調手段
- 125 識別側信号復調手段
- 150 電源供給変換部
- 2 1 0 紙幣収納制御回路
- 220 収納側通信制御部
- 221 収納側主制御手段
- 225 収納側信号復調手段
- 250 電源供給部
- 270 収納側受信部




図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




[図14]




【図15】




【図16】




【図17】



【図18】



【図19】



# 【書類名】 要約書

# 【要約】

【課題】 外部から受け入れた貨幣の有効性を確認する貨幣識別部と、貨幣識別部によって有効と判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣取扱装置において、装置のインテリジェント化を図りつつ、故障信頼性の低下を防ぐ。

【解決手段】 貨幣識別部が有する貨幣識別部制御回路と、貨幣収納部が有する 貨幣収納部制御回路との間の電源及び情報の授受を2本の電源兼信号線を介して 行う。

【選択図】 図4

特願2003-118202

出願人履歴情報

識別番号

[598098526]

1. 変更年月日

1998年 7月23日

[変更理由]

新規登録

住 所

東京都江東区有明3丁目1番地25

氏 名 アルゼ株式会社